隨著芯片設(shè)計(jì)中的更小的節(jié)點(diǎn)技術(shù)的推廣普及，線(xiàn)寬隨著晶體管尺寸變得更薄。這使得在16nm及以下的技術(shù)節(jié)點(diǎn)上，導(dǎo)線(xiàn)電阻更占主導(dǎo)地位。這種增加的電阻和金屬線(xiàn)寬度的減小引入了許多電遷移和IR壓降的問(wèn)題。這兩個(gè)問(wèn)題在縮短電子設(shè)備的壽命方面起著重要作用，是任何技術(shù)節(jié)點(diǎn)較低的電子設(shè)備功能失效的原因。

    在本文中，我們將討論電遷移和IR下降的問(wèn)題，以及防止這些問(wèn)題在電子設(shè)備中發(fā)生的技術(shù)。

    緊湊型電子設(shè)備的技術(shù)趨勢(shì)和需求要求采用現(xiàn)代集成電路設(shè)計(jì)。電子設(shè)備制造商正在成倍地降低金屬互連線(xiàn)的寬度。因此，互連線(xiàn)的橫截面積正在減小。此外，由于功能集成和設(shè)備互連的不斷增加，芯片上會(huì)有更多的連線(xiàn)。因此，，在小于16nm的節(jié)點(diǎn)上工作的任何器件在一段時(shí)間內(nèi)容易受到性能問(wèn)題的影響，這是由于不能通過(guò)成比例的電流，導(dǎo)致電遷移和IR下降的問(wèn)題。

    什么是電遷移？

    電遷移（EM）是一種分子位移，是由于導(dǎo)電電子和離子在一段時(shí)間內(nèi)的動(dòng)量轉(zhuǎn)移而引起的。當(dāng)電流密度較高時(shí)會(huì)發(fā)生這種現(xiàn)象，這會(huì)導(dǎo)致金屬離子向電子流方向漂移。EM通常發(fā)生在現(xiàn)場(chǎng)設(shè)備部署多年之后。

    由于電遷移效應(yīng)，金屬線(xiàn)可能會(huì)爆裂并短路。EM會(huì)增加導(dǎo)線(xiàn)電阻，這會(huì)導(dǎo)致電壓下降，從而導(dǎo)致設(shè)備降速。由于短路或開(kāi)路，它還可能導(dǎo)致電路永久性故障。EM進(jìn)入帶溫度的正反饋回路（焦耳加熱）。下面是如何用布萊克方程(Black’s Equation)求金屬線(xiàn)的平均失效時(shí)間（MTTF）。

導(dǎo)線(xiàn)的電遷移可靠性：

A = 橫截面積依賴(lài)常數(shù)

Jn = 電流密度

E a = 活化能（Activation energy ）  

k = 玻爾茲曼常數(shù)

T = 開(kāi)爾文溫度

N = 比例因子(通常根據(jù)黑色設(shè)置為2)

什么是IR Drop？

    IR壓降是指出現(xiàn)在集成電路中電源和地網(wǎng)絡(luò)上電壓下降或升高的一種現(xiàn)象。隨著半導(dǎo)體工藝的演進(jìn)金屬互連線(xiàn)的寬度越來(lái)越窄，導(dǎo)致它的電阻值上升，所以在整個(gè)芯片范圍內(nèi)將存在一定的IR壓降。IR壓降的大小決定于從電源PAD到所計(jì)算的邏輯門(mén)單元之間的等效電阻的大小SoC設(shè)計(jì)中的每一個(gè)邏輯門(mén)單元的電流都會(huì)對(duì)設(shè)計(jì)中的其它邏輯門(mén)單元造成不同程度的IR壓降。如果連接到金屬連線(xiàn)上的邏輯門(mén)單元同時(shí)有翻轉(zhuǎn)動(dòng)作，那么因此而導(dǎo)致的IR壓降將會(huì)很大。然而，設(shè)計(jì)中的某些部分的同時(shí)翻轉(zhuǎn)又是非常重要的，例如時(shí)鐘網(wǎng)絡(luò)和它所驅(qū)動(dòng)的寄存器，在一個(gè)同步設(shè)計(jì)中它們必須同時(shí)翻轉(zhuǎn)。因此，一定程度的IR壓降是不可避免的。IR壓降有靜態(tài)壓降和動(dòng)態(tài)壓降兩種類(lèi)型。

靜態(tài)IR壓降：

    靜態(tài)IR壓降是設(shè)計(jì)的平均壓降。它取決于將電源連接到相應(yīng)標(biāo)準(zhǔn)單元的電源網(wǎng)絡(luò)的RC。平均電流完全取決于時(shí)間段。柵極溝道漏電流是靜態(tài)IR壓降的主要原因。

Vstatic_drop = Iavg x Rwire  

動(dòng)態(tài)IR壓降：

    動(dòng)態(tài)IR壓降是由于晶體管的高頻開(kāi)關(guān)通斷而引起的電壓下降。當(dāng)由于芯片的開(kāi)關(guān)活動(dòng)而對(duì)來(lái)自電源的電流的需求增加時(shí)，會(huì)發(fā)生這種情況。動(dòng)態(tài)IR壓降依賴(lài)于邏輯的切換時(shí)間，對(duì)時(shí)鐘周期的依賴(lài)性較小。動(dòng)態(tài)IR壓降是對(duì)大量電路開(kāi)關(guān)同時(shí)產(chǎn)生的IR壓降引起的峰值電流需求進(jìn)行評(píng)估。當(dāng)前的需求可能是高度本地化的，并且可能在單個(gè)時(shí)鐘周期(幾百ps)內(nèi)很短，并且可能導(dǎo)致IR壓降，從而導(dǎo)致額外的建立和保持時(shí)間無(wú)法滿(mǎn)足。通常，時(shí)鐘網(wǎng)絡(luò)上的高IR壓降會(huì)導(dǎo)致時(shí)鐘保持時(shí)間不夠，而數(shù)據(jù)路徑信號(hào)網(wǎng)絡(luò)上的IR 壓降會(huì)導(dǎo)致設(shè)置時(shí)間不夠。在這種情況下，您可以將標(biāo)準(zhǔn)單元分離開(kāi)來(lái)，這樣就可以減輕為滿(mǎn)足許多標(biāo)準(zhǔn)單元而產(chǎn)生的負(fù)載。

Vdynamic_drop = L（di / dt）

一個(gè)例子：  

· 16nm FF + ASIC 中的 EM violations

我們?cè)谛盘?hào)/時(shí)鐘網(wǎng)上觀(guān)察到1155次電遷移違規(guī)。我們的max_cap為371fF負(fù)載，平均凈長(zhǎng)度為~640um。電容負(fù)載基于標(biāo)準(zhǔn)單元庫(kù)中的默認(rèn)值。這使得網(wǎng)絡(luò)允許更多電流。

APSDRC_net_210033的總電容：0.34327  APSDRC_net_210033的總長(zhǎng)度：1345.995

· 16nm FF + 的IR壓降

我們看到時(shí)鐘單元周?chē)腎R壓降，因?yàn)樗鼈兛偸且?0％的占空比進(jìn)行切換。我們觀(guān)察到在時(shí)鐘單元附近存在標(biāo)準(zhǔn)單元，整個(gè)區(qū)域通過(guò)該單元變得非常密集。因此，這些區(qū)域周?chē)霈F(xiàn)了IR壓降。

除了時(shí)鐘，我們還在一些耗電量大、密度高的單元上發(fā)現(xiàn)了IR壓降點(diǎn)。

防止電遷移和IR壓降的技術(shù)

電遷移緩解

1. 對(duì)EM違規(guī)網(wǎng)絡(luò)應(yīng)用NDR（非默認(rèn)規(guī)則）

獲得EM結(jié)果后，您可以獲取凈形狀并使用NDR重新路由這些網(wǎng)絡(luò)。應(yīng)用NDR涉及使用具有更大間距的雙寬或三寬金屬來(lái)布線(xiàn)時(shí)鐘網(wǎng)絡(luò)。這將快速消除大多數(shù)EM違規(guī)行為，甚至可以預(yù)測(cè)網(wǎng)絡(luò)，這些網(wǎng)絡(luò)更可能基于兩個(gè)參數(shù)進(jìn)行EM違規(guī)：

1）驅(qū)動(dòng)強(qiáng)度

2）負(fù)載。

可以過(guò)濾掉更多負(fù)載和高驅(qū)動(dòng)的網(wǎng)絡(luò)，并將它們移動(dòng)到NDR?？梢愿鶕?jù)項(xiàng)目統(tǒng)計(jì)數(shù)據(jù)決定不同驅(qū)動(dòng)強(qiáng)度的閾值負(fù)載。

示例：我們看到其中一個(gè)單元出現(xiàn)了驚人的改進(jìn)

Command: create_routing_rule em_ndr -widths“M2 0.064 M3 0.064 M4 0.064”-cuts {{VIA1 {Vrh 1} {Vrv

1}} {VIA2 {Vrh 1} {Vrv 1}} {VIA3 {Vrh 1} {Vrv 1}} {VIA4 {Vr 1}}}

foreach net [gon [get_nets $ nets]] {set_routing_rule $ net -rule em_ndr}

這些設(shè)置之前，有309次違規(guī)，在應(yīng)用NDR后減少為1次。

2. 限制網(wǎng)絡(luò)的負(fù)載目標(biāo)

限制或減少負(fù)載也可有助于防止電遷移的發(fā)生。在上面的例子中，我們看到142fF是設(shè)計(jì)中的平均電容。根據(jù)一些實(shí)驗(yàn)的統(tǒng)計(jì)數(shù)據(jù)，我們限制所有網(wǎng)絡(luò)的最大負(fù)載為60fF。結(jié)果，我們看到信號(hào)EM和平均凈長(zhǎng)度都有很好的改善。

Command：set_max_capacitance 0.06 [current_design] #setting max_cap_value用于設(shè)計(jì)

緩解 IR 壓降

1. Padding clock cells

當(dāng)涉及到IR時(shí)鐘問(wèn)題時(shí)，由于高時(shí)鐘切換，時(shí)鐘結(jié)構(gòu)是芯片功耗的主要原因。然而，利用 Padding clock cells 技術(shù)，時(shí)鐘緩沖器/反相器和時(shí)鐘門(mén)單元被賦予額外的區(qū)域作為禁止布線(xiàn)區(qū)，以避免標(biāo)準(zhǔn)單元的放置和它們周?chē)魏芜^(guò)量的單元密度。這有助于防止動(dòng)態(tài)IR壓降。

Command: create_keepout_margin -outer {3.6 0.576 3.6 0.576} $clock_type_keepout IMAGE: A cell with cell padding

2. Cell Padding/Decap insertion around cells within a dynamic IR hotspot region

一些驅(qū)動(dòng)強(qiáng)度高的單元會(huì)產(chǎn)生動(dòng)態(tài)IR壓降問(wèn)題?？梢詾檫@些單元提供單元襯墊，或者在其周?chē)騃R壓降區(qū)域插入decap單元格，以防止IR 壓降問(wèn)題。